近日，我司发明专利《互连模块控制方法、互连模块及存储介质》、《可配置逻辑块控制方法、可配置逻辑块及存储介质》，计算机软件著作《基于QT的FPGA架构可视化软件》、《基于QT的FPGA设计流程可视化系统》获得授权。两项专利技术的推出，解决了可编程芯片中互连模块和可配置逻辑块固定延时和固定功耗导致应用不灵活的技术难题，为芯片性能的优化和灵活应用带来了进步。两项计算机软件的推出，填补了针对大规模芯片缺乏高效可视化工具的空白，提供能够处理日益增长的芯片设计规模的解决方案。
现有技术中，布线资源的速度是固定的，专线专用，不能调节布线上的延时。
我司《互连模块控制方法、互连模块及存储介质》、《可配置逻辑块控制方法、可配置逻辑块及存储介质》两项发明专利，解决了现有可编程类芯片中的互连模块和可配置逻辑块在工作时为固定延时和固定功耗技术问题。
通过给电路中模块的背偏置电压赋予合适的值，改变晶体管的阈值，达到了调节互连模块和可配置逻辑块的背偏压来实现不同的工作模式，从而实现了在降低功耗或者提高性能的两方面灵活选择的技术效果。
《基于QT的FPGA架构可视化软件》
为用户提供全面的FPGA架构可视化体验：
本软件支持多角度、多层次的FPGA架构可视化，提供旋转、缩放等丰富的交互式功能，使用户能够全面而直观地了解FPGA的内部结构，为后续的分析与设计工作提供有力支持。
本系统提供高效的交互式资源探查机制，用户可实时获取资源的详细名称和位置信息。这一功能提升了问题分析和定位的准确性，为用户节省了大量时间与精力，同时增强了FPGA设计的便捷性。
为了满足不同用户的需求，本软件提供了灵活的显示选项控制功能。用户可通过简单的按钮操作，轻松切换不同的显示模式，包括资源名称和位置的显示、内部逻辑的详细展示等，以适应不同场合和需求。
本系统具备强大的架构文件解析能力，能够准确解析并展示文件中定义的逻辑资源使用位置。这一功能不仅简化了数据的导入和处理过程，提高了工作效率，还确保了数据的准确性和可靠性，为用户的FPGA设计工作提供了有力保障。
《基于QT的FPGA设计流程可视化系统》
为用户提供全面的FPGA开发体验：
本系统支持多种语言格式文件的编辑，包括但不限于常见的硬件描述语言，确保用户在进行FPGA设计时能够灵活应对各种需求。
本系统采用自研的高效FPGA综合算法，对电路时序进行精细优化，能够将Verilog、SystemVerilog等语言程序高效转换为多种格式的网表文件，为后续布局布线工作奠定坚实基础。
在布局布线环节，本系统基于最优时序对设计电路进行多次优化，力求在设计需求和物理限制之间找到最佳平衡点，确保电路在速度、功耗和空间利用等方面均达到最优性能，从而为用户提供卓越的FPGA开发体验。
本系统支持将电路编译输出的码流文件直接下载到FPGA芯片中，且兼容所有型号的自研芯片，为用户提供了极大的便利性和灵活性。
经过长期的不懈努力和技术创新，我公司在芯片设计领域成功获得了多项知识产权的授权。这一显著成果充分展示了我们在技术研发领域的雄厚实力，同时也为芯片技术的未来发展提供了新的思路和发展路径。我们坚信，这个技术的成功研发将在推动半导体行业进步方面发挥重要作用，为整个行业注入新的活力和动力。
